第8節 芯片準備

芯片產業帝國 第8節 芯片準備

大約三百萬美金就這樣很快用掉了，一百萬美金的芯片測試機器，約一百萬美金的EDA軟件，一百萬美金的芯片流片費用，

真是太燒錢了！！！

難道就不能節省一點？例如在EDA軟件上…

對于購買芯片測試機器，芯片流片費用，可能有人表示理解，

但是，EDA軟件為什么就這么貴?也要花費那么多錢？只是在電腦運行一款軟件而已!很多人也許不理解吧！

因為EDA軟件在電子電路設計是非常重要的，通過EDA軟件在電腦進行電子電路設計，極大地縮短設計工期，提高效率，防止設計錯誤，

特別是芯片集成電路上，數千萬或者數億級晶體管電路上…，

對已經設計出電子電路，可以在電腦上進行仿真，提前預估電子電路的功能，進而可以修改，以達到電子電路設計時制定的目標，

…

另外，EDA軟件已經被國外巨頭瓜分，Synopsys、Cadence、Mentor，基本占據各大芯片設計公司和芯片制造工廠，形成了一種壟斷！

EDA軟件分為三種工作模式：芯片設計模式，PCB電路板設計模式，仿真模式，

且這三種軟件模式基本上是獨立分開的，在價格上芯片設計是最貴的，仿真軟件次之，PCB板級軟件算便宜的，

在華夏國，PCB板級軟件安裝在每一臺電腦的價格最便宜的精簡版為1萬美金，最貴的商用版本為6萬美金，

而李飛只是在兩臺電腦上，安裝EDA軟件商用版本，三種軟件工作模式，作為芯片設計公司是必須花錢購買，真是節省不了！！！

當然，EDA軟件也是李飛的芯片產業計劃之一！

…

好在錢匯入對方公司后，就立即發貨（EDA軟件是序列號），這樣就能提前讓FM芯片量產，提前變現。

不過，芯片制造就沒有那么快發貨，

把芯片制造資料發給臺極電后，需要一番檢查，例如芯片制造材料和制造工藝上，以及芯片設計…，

大約三天后，臺極電郵件回復，告知芯片的設計不符合臺極電主流工藝，原因是FM芯片是模擬電路，應該采用雙極TTL晶體管工藝，數字電路一般用COMS工藝，

為了提高FM芯片的量產生產力，建議采用成熟的雙極TTL晶體管工藝。

如貴公司繼續堅持FM芯片采用COMS工藝，那么，芯片的流片時間可能需要延后，

…

看著臺極電發過來的郵件，李飛呵呵一笑，

臺極電是在拖延時間，制造工藝只不過這是拖延時間的理由而已，

因為臺極電的客戶太多了，優先滿足制造國際芯片設計巨頭，例如高通，飛思卡爾，TI，索尼等國際芯片設計巨頭，

對于剛剛建立的大深市芯片產業公司，在臺極電眼里幾乎是不能再小的芯片設計公司，在芯片制造產能上，絕對延后再延后，

甚至是芯片正在生產過程中，一旦芯片設計巨頭下了生產訂單，就馬上下線，優先供應制造芯片設計巨頭公司。

…

李飛這樣確定，是因為cmos工藝已經非常成熟了，

在1963年CMOS工藝已經出現，只不過早期的CMOS器件性能也較差，但由于CMOS器件的功耗極低，集成度也高，用以制造數字LSI和VLSI集成電路可很好地解決最迫切的功耗問題，

于是，在數字LSI和VLSI集成電路的制造中首先得到廣泛應用，并得到快速發展，特別是自20世紀80年代以來，更成為CPU、RAM、ROM等VLSI的主導制造工藝，在電腦芯片工藝應用上十分廣泛。

由于cmos工藝具有電流小，抗干擾能力強，集成度高等一系列的優點，

各大芯片設計巨頭公司開始在模擬芯片電路進行CMOS工藝研究設計…，

而李飛利用重生前的芯片技術積累，用cmos工藝制造FM芯片，可以說在FM芯片市場上是非常先進的芯片工藝技術了！

那么，如果FM芯片使用雙極TTL晶體管工藝，在市場上沒有優勢了！最重要的是FM芯片后續應用于汽車和手機，可能就沒有技術優勢了，因為汽車和手機的電磁干擾非常大，

于是，李飛親自打電話給臺極電專業負責客服工程電話，客氣地說道：“你好，我是大深市芯片產業的工程師李飛，關于貴司的郵件告知我司的芯片流片還需要延遲，到底是什么原因？”

對方態度不友善地說道：“哦，你FM芯片工藝要求是COMS，可是目前FM芯片主流可是雙極TTL，”

李飛壓住心中怒氣，平和道：“現在芯片工藝主流是COMS…，”

沒等李飛把話說完，對方打斷了，并輕蔑地說：“你們內地人不懂，芯片是高科技產品，和你說不清，簡單地說，你的FM芯片采用CMOS工藝，是比較復雜，在芯片制造上工序比較多，所以，芯片流片時間需要延緩…”

李飛樂呵一笑，在本人面前談論芯片制造工藝，你還嫩了一點，重生前，本人在英特爾是副總裁，負責英特爾的芯片設計和芯片制造，

...

同時，李飛從內心上，認為不必和這人一般見識，不必再繼續說下去…，

但為了FM芯片早點量產，早點讓FM芯片進入市場變現，李飛不得不展示芯片研發實力，給一點顏色看看，讓對方知道什么是研發技術大神。但沒有必要再客氣了，就命令道：“你不要打斷我說話！如我說得沒有錯的話，CMOS工藝流程大概是這樣的：

先是準備n型硅片，用以制造NMOS和PMOS晶體管。（注：CMOS工藝是在PMOS和NMOS工藝基礎上發展起來的）

再使用濕氧化方法，在硅片上生長設定厚度（如約0.6微米）的二氧化硅層，作為制造p型區的掩蔽層。隨后光刻p型區。

接著，光刻出NMOS晶體管的p阱區和PMOS晶體管的源、漏區后，使用氮化硼片作摻雜源進行硼預淀積。

在淀積硼以后，進行雜質推進擴散，形成NMOS晶體管的p阱，在推進擴散的同時，也進行干氧化，接著進行濕氧化預定時間（如20分鐘），該二氧化硅層作為光刻n型區的掩蔽層。

如光刻出n型摻雜區，然后進行磷摻雜擴散，形成NMOS晶體管的源、漏區；

在磷擴散以后，進行濕氧化預定時間（如20分鐘），該二氧化硅層用以制造NMOS和PMOS柵氧化區的的掩蔽層；

光刻出NMOS和PMOS晶體管的柵區，然后使用干氧化方法，生成設定厚度的柵二氧化硅層（如500納米制程），”